Zasady projektowania i rozważania dotyczące wyboru dla częstotliwości ułamkowych w oscylatorach kwarcowych
Projektując sprzętowe systemy zegarów, inżynierowie często spotykają się z klasą pozornie „nieregularnych” częstotliwości oscylatorów kwarcowych, takich jak 11,0592 MHz, 3,579545 MHz i 19,6608 MHz. Częstotliwości te ze składnikami dziesiętnymi nie są wybierane arbitralnie, ale są nieuniknionym wynikiem rozważań projektowych opartych na protokołach komunikacyjnych, ograniczeniach-podziału częstotliwości i wymaganiach dotyczących odwrotności-na poziomie systemu. Wychodząc od podstawowych zasad, w tym artykule przeanalizowano logikę generowania częstotliwości ułamkowych i przedstawiono praktyczne metody selekcji komponentów.
- Podstawowa logika projektu ułamkowych punktów częstotliwości
Jako źródło zegara systemowego, wybór częstotliwości oscylatora kwarcowego jest zawsze dostosowany do dokładnych wymagań czasowych dalszych obwodów cyfrowych (takich jak PLL, dzielniki i komunikacja szeregowa). Pojawienie się ułamkowych punktów częstotliwości wynika przede wszystkim z następujących czterech typów ograniczeń projektowych:
1. Dostosowanie do dzielenia liczb całkowitych UART w celu zapewnienia-błędnych szybkości transmisji szeregowej
Szybkość transmisji szeregowej oblicza się na podstawie zegara systemowego poprzez dzielenie na liczby całkowite, zgodnie z następującym wzorem: Szybkość transmisji=Częstotliwość zegara / Współczynnik dzielenia
Aby dokładnie wygenerować standardowe szybkości transmisji (takie jak 9600, 19200 lub 115200 bps), częstotliwość zegara musi być podzielna przez dzielnik bez reszty. Biorąc za przykład 1,8432 MHz, po 16-krotnym podziale nadpróbkowania:
1,8432 MHz ÷ 16=115.2 kHz, co równa się 115200 bps.
Podobnie 11,0592 MHz i 19,6608 MHz to odpowiednio 6 razy i 10,666… razy 1,8432 MHz (właściwie 11.0592=1.8432 × 6, 19.6608=1.8432 × 10,666… wymaga PLL), ale częściej używa się ich bezpośrednio jako częstotliwości zegara dla MCU, takich jak 51 mikrokontrolerów-, umożliwiając wewnętrzne Dzielnik UART do generowania wszystkich standardowych szybkości transmisji poprzez dzielenie. Jeśli zostanie wybrana częstotliwość całkowita 20 MHz, nie będzie można jej równomiernie podzielić przez 115 200, co spowoduje kumulację błędów i błędy ramki lub utratę pakietów.
2. Obsługa architektury-z podziałem częstotliwości binarnej upraszcza projektowanie drzewa zegarowego
Częstotliwości takie jak 20,48 MHz, 10,24 MHz i 5,12 MHz można wyrazić jako 2ⁿ × 10 kHz (np. 20,48 MHz=2048 × 10 kHz). Po kaskadowaniu tych częstotliwości przez binarny podział częstotliwości można wygenerować-poddziedziny zegara, takie jak 10,24 MHz, 5,12 MHz, 2,56 MHz, 1,28 MHz itd. To podejście-dobrze nadaje się do wdrażania podziału częstotliwości przy użyciu liczników binarnych lub rejestrów przesuwnych, co skutkuje prostą strukturą obwodu z dobrze-określonymi zależnościami fazowymi i spójnymi marginesami taktowania pomiędzy różnymi zegarami-z podziałem częstotliwości. Częstotliwości te są powszechnie używane jako częstotliwości podstawowe w przemysłowych procesorach DSP, sterownikach PLC i serwonapędach.
3. Syntetyzowany za pomocą PLL w celu spełnienia standardów-szybkiej komunikacji i próbkowania audio/wideo
Nowoczesne układy SoC, moduły optyczne i procesory wideo zawierają układy PLL, które zazwyczaj wykorzystują standardowe częstotliwości całkowite (takie jak 25 MHz lub 24 MHz) jako odniesienie, a następnie generują określone, niestandardowe-częstotliwości poprzez dzielenie lub mnożenie liczb całkowitych bądź dzielenie ułamkowe. Typowe przykłady obejmują:
74,25 MHz: zegar-próbkowania wideo o wysokiej rozdzielczości zdefiniowany w standardzie SMPTE, używany w formatach takich jak 1080i i 720p;
33,1776 MHz: powszechnie spotykane w kodekach audio i szerokopasmowych-frontach RF; w przypadku użycia z PLL może precyzyjnie generować rodziny częstotliwości próbkowania audio 44,1 kHz lub 48 kHz;
25,000625 MHz: Niektóre warstwy PHY sieci Ethernet wykorzystują zegar 25 MHz z ułamkową PLL do generowania dokładnej szybkości transmisji szeregowej 125 MHz w celu obsługi szybkości linii 1 Gb/s (należy pamiętać, że w praktyce powszechnie stosowane są całkowite wielokrotności 25 MHz; podano to tutaj wyłącznie w celach ilustracyjnych).
Należy zauważyć, że ułamkowy podział częstotliwości wprowadza deterministyczny jitter i sygnały fałszywe. W przypadku zastosowań wrażliwych na szumy fazowe priorytet należy nadać częstotliwościom docelowym, które można uzyskać bezpośrednio poprzez dzielenie częstotliwości w liczbach całkowitych, lub wykorzystaniu PLL o niskim-szumach z odpowiednio skonfigurowaną szerokością pasma pętli.
4. Przestrzeganie historycznych protokołów branżowych i zagadnień EMC
Protokoły historyczne: USB 2.0 charakteryzuje się dużą-prędkością zegara 48 MHz; Urządzenia MAC w sieci Ethernet korzystają z częstotliwości 25 MHz lub 125 MHz; a zegary-czasu rzeczywistego (RTC) działają przy częstotliwości 32,768 kHz (2¹⁵ Hz). Częstotliwości te zostały ustalone w momencie ustanawiania standardów i od tego czasu zostały przyjęte w całym łańcuchu branżowym, stając się de facto standardami.
Kompatybilność elektromagnetyczna (EMC): harmoniczne-wyższego rzędu częstotliwości całkowitych mogą nakładać się na pasma zasilania, częstotliwości radiowej lub komunikacji bezprzewodowej, wprowadzając zakłócenia. Wybór częstotliwości oscylatora ze składową ułamkową może rozproszyć lub przesunąć energię harmoniczną, zmniejszając w ten sposób ryzyko zakłóceń elektromagnetycznych i obniżając koszty filtrowania i ekranowania.
- Inne kluczowe czynniki przy wyborze oscylatora kwarcowego
Oprócz wartości częstotliwości przy wyborze równie ważne są następujące czynniki inżynieryjne:
Szum fazowy i jitter
Chociaż PLL może syntetyzować dowolną częstotliwość, ułamkowy podział częstotliwości znacznie zmniejsza-szum w fazie końcowej i losowy jitter. W przypadku zastosowań takich jak szybkie-moduły optyczne, radary fal milimetrowych- czy fronthaul 5G zaleca się bezpośredni wybór oscylatorów kwarcowych o częstotliwościach natywnych, które spełniają specyfikacje szumu fazowego, aby później uniknąć niewystarczających marginesów integralności sygnału.
Czas realizacji i koszt
Niestandardowe-częstotliwości lub niestandardowe częstotliwości zazwyczaj wymagają długiego czasu realizacji i wiążą się z wysokimi kosztami inżynieryjnymi. W dopuszczalnych granicach wydajności należy nadać priorytet-standardowym częstotliwościom branżowym (takim jak popularne częstotliwości całkowite, takie jak 25 MHz, 27 MHz, 40 MHz i 50 MHz, a także standardowe częstotliwości ułamkowe wymienione w tym artykule), aby skrócić cykl badawczo-rozwojowy i kontrolować koszty BOM.
Kompatybilność z krajowymi zamiennikami
Obecnie krajowi producenci oscylatorów kwarcowych obsługują zdecydowaną większość powszechnie używanych standardowych częstotliwości całkowitych i ułamkowych. Wybierając urządzenie, należy zwrócić uwagę na stabilność zasilania, charakterystykę temperaturową (np. ±10 ppm i ±20 ppm) oraz parametry pojemności obciążenia, aby zapewnić zgodność z wymaganiami wejściowymi zegara układu kontrolera hosta.
- Praktyczne zalecenia dotyczące wyboru
Pierwszy,określić ograniczenia zegara systemowego: Lista dokładnych częstotliwości zegara wymaganych przez wszystkie urządzenia peryferyjne (UART, I2S, SPI, Ethernet, USB, wideo) i ich dopuszczalne marginesy błędów.
Wyprowadź częstotliwość podstawową oscylatora kwarcowego w odwrotnej kolejności:Jeśli mikrokontroler ma wbudowaną-pętlę PLL, wybierz referencyjny oscylator kwarcowy zdolny do generowania częstotliwości docelowych za pomocą współczynników podziału całkowitego lub małych-ułamków. Nadaj pierwszeństwo częstotliwościom o współczynniku podziału mniejszym niż 100 i mianowniku będącym potęgą 2.
Sprawdź błąd dzielenia: Oblicz, czy błąd dzielenia jest mniejszy niż maksymalne odchylenie szybkości transmisji/częstotliwości próbkowania dozwolone przez urządzenia peryferyjne (zwykle < ±2%).
Oceń ryzyko EMI:Wykonaj analizę widmową harmonicznych-wysokiej częstotliwości; w razie potrzeby wybierz punkt częstotliwości odbiegający od harmonicznych-rzędu całkowitego.
Weź pod uwagę dostępność i koszt: Spełniając wymagania dotyczące wydajności, wybierz model o dużej dostępności na rynku i typ obudowy (np. HC-49S, SMD 3,2 × 2,5 mm), który spełnia wymagania produkcyjne.